哈囉大家好我是賊賊
這篇文主要在介紹我大一的時候的必修心得
這篇是數位電路設計篇!
希望能幫助到交大資工的大一新生們~
⚡單智君老師|資訊共同 必修|3 學分
單媽真的超讚ㄉ,但作業也真的超炸的...
老師教學超用心、講得超清楚
甚至上課錄影還會放上 e3,對自學的人超友善
但只要看到那個作業行事曆你就知道為什麼大家會一邊哭一邊說推
🧾 作業篇
幾乎每週都有作業!
而且不是寫爽的,要畫電路、做真值表、設計邏輯……常常一寫就寫一整晚
作業繳交推薦用 iPad,不然手繪真值表跟 Karnaugh map 的人可能會懷疑人生
繳交方式紙本 or iPad 都 OK
我寫起來大概長這樣⬇️
Lab x3!而且要 Demo!
要約助教 demo 電路設計的 lab,真的沒辦法混
你各位乖乖努力吧
📝 期中期末考試
期中考 x2 + 期末考 x1:
題目會從作業變形來考,但不要以為有寫作業就會考,
一定要搞懂作業、一定要搞懂作業、一定要搞懂作業 很重要所以要說三次
考試不能跳題作答! 順序錯了的題目,直接算 0 分
有人(我)就是因為跳題的時候沒留好空白,結果整題爆炸
跳題寫的話也要小心翻錯頁!!! (也是我)
🍵 涼?甜?
涼度:🚫 你不用認真它都不會放過你
甜度:🚫 努力才會給你糖
成績跟努力真的蠻成正比的,適合想紮實學會數位邏輯的人
⚡蔡淳仁老師|資訊共同 必修|3 學分
老師英文授課、有點口音,有時聽不太懂也別緊張
大家最後都去看單媽的影片補課 XD
💻 作業篇
總共 4 次程式作業,占 30% 成績
主打 Verilog 練習,邏輯功能模擬型的題目
Mac 使用者小心:安裝環境不太友善
建議早點搞好安裝 or 跟同學一起 debug
作業內容不會太難,但初學者會需要時間熟悉 Verilog 語法邏輯
📝 期中期末考
期中考 x1 (35%) + 期末考 x1 (35%):
考題偏難,尤其期末,全班平均只有 30 分(是認真的 30 分,不是 70)!
但老師會幫你開根號再乘 10:
根號 30 ≈ 5.5 → ✨變成 55 分✨
大家最後平均分數被調到 81 分,蠻佛的哈哈哈哈
個人覺得他其實還蠻涼的而且算半甜
因為他會將全班的總成績分數調到平均81分
雖然他的考試很難沒錯,但是最後的總成績他調了11分哈哈
所以基本上考試在平均以上就能拿到A了
涼的部分是沒有手寫作業只有四次程式作業
程式作業也不會佔據你太多時間
🍰 涼?甜?
涼度:⚠️ 沒有手寫作業,只有 Verilog 作業
甜度:✅ 期末成績會幫你拉起來
✅ 課程對照表
我的介紹就到這邊啦~
希望大一新生都可以上課順順利利!
熬過去之後一定會變成很厲害的人❤️